El último paso del proceso de diseño de chips, denominado rediseño de silicio, es un proceso riguroso y costoso que deja poco margen de error. Si un diseño falla después del rediseño, los fabricantes de chips deben iniciar un nuevo ciclo de "reelaboración" que puede durar 12 meses o más. El retraso causado por este rediseño no solo requiere recursos adicionales y costosos de investigación y desarrollo, sino que también puede impedir que los fabricantes de chips lancen sus productos al mercado a tiempo.
Keysight Technologies ofrece una amplia gama de soluciones de medición y prueba.
La plataforma USPA de Keysight proporciona a los diseñadores e ingenieros de chips un gemelo digital de señales completas para verificar los diseños antes de proceder a la fabricación del chip, minimizando así el riesgo de errores de diseño y los costes de rediseño. La plataforma USPA integra convertidores de señal ultrarrápidos con un sistema de prototipado FPGA de alto rendimiento, ofreciendo a los diseñadores una alternativa a los sistemas de prototipado propietarios y personalizados.
Además, la solución también proporciona interfaces de entrada/salida adecuadas para aplicaciones que incluyen el desarrollo de aplicaciones de radio 6G, memoria de radiofrecuencia digital, investigación de física avanzada y aplicaciones de adquisición de datos de alta velocidad, como radar y radioastronomía.
“La plataforma USPA de Keysight acelera y minimiza los riesgos del proceso de desarrollo de chips, ofreciendo una solución innovadora que aborda los desafíos de los diseños de vanguardia en entornos de alto coste”, afirmó el Dr. Joachim Peerlings, vicepresidente y director general del Grupo de Soluciones de Redes y Centros de Datos de Keysight. “Esta potente plataforma proporciona a los desarrolladores de chips un gemelo digital de su futuro silicio, lo que les permite validar completamente los diseños y algoritmos, minimizando así los riesgos y costes asociados a los rediseños”.
[anuncio_2]
Enlace de origen
Kommentar (0)