Der letzte Schritt im Chipdesignprozess – das sogenannte Silicon Tapeout – ist ein anspruchsvoller und teurer Prozess, der kaum Spielraum für Designfehler lässt. Scheitert ein Design nach dem Tapeout, müssen Chiphersteller einen neuen „Re-Spin“-Zyklus starten, der zwölf Monate oder länger dauern kann. Die dadurch verursachte Verzögerung erfordert nicht nur zusätzliche, teure Forschungs- und Entwicklungsressourcen, sondern kann Chiphersteller auch daran hindern, ihre Produkte rechtzeitig auf den Markt zu bringen.
Keysight Technologies bietet eine breite Palette an Mess- und Testlösungen.
Die Keysight USPA-Plattform bietet Chipdesignern und -ingenieuren einen digitalen Zwilling vollständiger Signale zur Überprüfung von Designs vor der Chipherstellung. Dadurch werden das Risiko von Designfehlern und die Kosten für Neudesigns minimiert. Die USPA-Plattform integriert ultraschnelle Signalkonverter mit einem leistungsstarken FPGA-Prototyping-System und bietet Designern eine Alternative zu proprietären, kundenspezifischen Prototyping-Systemen.
Darüber hinaus bietet die Lösung auch geeignete Eingabe-/Ausgabeschnittstellen für Anwendungen wie die Entwicklung von 6G-Funkanwendungen, digitalen Hochfrequenzspeichern, fortgeschrittener Physikforschung und Hochgeschwindigkeitsdatenerfassungsanwendungen wie Radar und Radioastronomie.
„Die USPA-Plattform von Keysight beschleunigt und reduziert Risiken im Chipentwicklungsprozess. Sie bietet eine neuartige Lösung, die die Herausforderungen hochmoderner Designs in kostenintensiven Umgebungen adressiert“, sagte Dr. Joachim Peerlings, Vice President und General Manager der Network and Data Center Solutions Group von Keysight. „Diese leistungsstarke Plattform bietet Chipentwicklern einen digitalen Zwilling ihres zukünftigen Siliziums. So können sie Designs und Algorithmen vollständig validieren und die mit Neudesigns verbundenen Risiken und Kosten minimieren.“
[Anzeige_2]
Quellenlink
Kommentar (0)